FIG 9.21 Logic diagram for the 74ALS151 multiplexer



1. Pendahuluan[Kembali]

Di era digital, manipulasi dan seleksi sinyal memegang peranan krusial dalam perancangan sirkuit logis. Komponen utama yang memfasilitasi proses ini adalah multiplexer 4:1 (MUX 4:1), yang bertindak sebagai sakelar elektronik otomatis untuk mengalihkan salah satu dari empat input digital ke satu output berdasarkan konfigurasi dua bit selektor. Karena efisiensinya, MUX 4:1 menjadi elemen fundamental dalam komunikasi data, pemrosesan digital, dan sistem tertanam. Oleh sebab itu, penguasaan konsep multiplexer sangat esensial bagi mahasiswa teknik elektro dan informatika, tidak hanya untuk pengalihan sinyal, tetapi juga sebagai dasar efisiensi jalur data dan penyusunan arsitektur logika kompleks yang optimal di industri modern.

2. Tujuan[Kembali]

1.Memahami prinsip kerja dari Four-Input Multiplexer (MUX 4:1) dalam sistem logika digital.

2.Mengetahui cara kerja sinyal selektor dalam memilih salah satu dari empat input untuk diteruskan ke output.

3.Meningkatkan kemampuan dalam merancang dan mengimplementasikan rangkaian multiplexer menggunakan logika dasar.

4.Mengembangkan keterampilan analisis terhadap alur data dan kontrol sinyal dalam sistem digital.

5.Mampu mengaplikasikan multiplexer dalam berbagai sistem seperti komunikasi digital, pemrosesan data, dan kontrol perangkat

3. Alat dan Bahan[Kembali]

  • Gerbang AND




  • Logicstate

    • Gambar 5 LogicState



  • Decoder





  •  Inverter     

Simbol Gerbang Logika NOT dan Tabel Kebenaran Gerbang NOT



  • Logic Probe






4. Dasar Teori[Kembali]

Rangkaian digital pada gambar di atas merepresentasikan diagram logika dari IC 74ALS151, yang merupakan sebuah 8-Input Multiplexer (MUX 8:1). Multiplexer ini berfungsi sebagai sakelar elektronik yang menyalurkan salah satu dari delapan jalur input data digital  menuju satu output utama. Pemilihan jalur input mana yang akan diteruskan ke output diatur oleh kombinasi logika dari tiga jalur selektor. Dengan tiga bit selektor tersebut, terdapat kemungkinan kombinasi biner yang secara spesifik berkorespondensi dengan masing-masing dari kedelapan jalur data masukan.

Jika dianalisis dari struktur gerbang logikanya, rangkaian ini mengandalkan kombinasi gerbang NOT, AND, dan gerbang output bertingkat. Tiga jalur selektor di bagian kiri atas masuk ke gerbang NOT (U3, U5, U6, dan U4) untuk menghasilkan sinyal true (asli) dan inverted (komplemen) dari masing-masing bit pemilih. Sinyal-sinyal selektor yang sudah dikondisikan ini kemudian didistribusikan secara matriks ke delapan gerbang AND bertingkat (U1, U2, U7, dst.). Setiap gerbang AND bertindak sebagai "penjaga gerbang" bagi masing-masing input data. Gerbang AND hanya akan aktif dan melewatkan nilai input datanya jika dan hanya jika kombinasi bit selektor yang terhubung dengannya bernilai logika '1' atau High.

Selain jalur selektor dan input data, terdapat satu pin kontrol krusial di sisi kiri bawah, yaitu pin Enable ($\bar{E}$ atau Strobe) yang melewati gerbang buffer/inverter U4:B. Pin ini berfungsi sebagai sakelar utama untuk mengaktifkan atau menonaktifkan seluruh fungsi IC. Ketika pin Enable berada pada logika rendah (Low atau 0), rangkaian MUX berada dalam kondisi aktif (enabled) dan siap beroperasi memilih data. Sebaliknya, jika pin Enable diberi logika tinggi (High atau 1), maka seluruh gerbang AND akan dipaksa bernilai '0', sehingga menonaktifkan fungsi transfer data terlepas dari berapa pun nilai pada jalur selektor.

Pada tahap akhir, keluaran dari kedelapan gerbang AND dikumpulkan oleh gerbang logika besar di bagian bawah (U14). Pada IC 74ALS151 standar, penggabungan ini biasanya menggunakan gerbang OR untuk menghasilkan output utama. Menariknya, pada skema simulasi ini digunakan gerbang representatif XNOR_8 yang diikuti oleh inverter U4:E untuk mengondisikan logika keluaran akhir. Melalui kombinasi seluruh gerbang ini, IC 74ALS151 mampu menyediakan dua jenis output secara simultan pada pin fisiknya, yaitu output non-inverting dan output inverting, menjadikannya komponen yang sangat fleksibel untuk kebutuhan penghematan jalur data, pengkodean, maupun implementasi fungsi logika kombinasional di industri.

5. Percobaan[Kembali]

     Gambar FIG 9-21 a. menunjukkan implementasi rangkaian Multiplexer 8-input (8:1 MUX) menggunakan chip 74ALS151 yang dirancang untuk memilih salah satu dari delapan jalur input data digital dan meneruskannya ke jalur output tunggal. Rangkaian logika kombinasi ini bekerja dengan mengandalkan interkoneksi antara gerbang NOT, gerbang AND multi-input, sebuah gerbang logika keluaran bertingkat, serta sebuah jalur kontrol Enable. Delapan buah input data digital diposisikan di bagian atas dan masing-masing terhubung langsung ke satu gerbang AND (U1, U2, U7, hingga U12). Untuk menentukan input data mana yang akan dilewatkan, rangkaian ini dikontrol oleh kombinasi dari tiga sinyal selektor. Sinyal selektor tersebut diproses terlebih dahulu melalui gerbang NOT (U3, U5, U6, dan U4:D) untuk menghasilkan nilai asli (true) dan nilai inversinya (complement), sehingga dapat membentuk 8 kombinasi logika seleksi yang unik.

Proses seleksi data pada rangkaian ini diatur secara ketat melalui gerbang AND bertingkat. Sebagai contoh, ketika jalur selektor diberi kombinasi biner tertentu, hanya akan ada satu gerbang AND yang seluruh input kontrolnya bernilai logika '1' (High), sehingga hanya gerbang tersebut yang aktif dan meneruskan nilai input datanya. Selain jalur selektor, rangkaian ini juga dilengkapi dengan pin kontrol utama bernama Enable atau Strobe di bagian kiri bawah yang melewati inverter U4:B. Pin Enable ini bekerja dengan logika aktif-rendah (active-low); artinya, rangkaian MUX hanya akan berfungsi memilih data jika pin diberi logika '0'. Jika pin Enable diberi logika '1', maka seluruh gerbang AND akan dipaksa bernilai '0' secara simultan, sehingga menonaktifkan seluruh fungsi transfer data pada rangkaian.

Pada tahap akhir, output dari kedelapan gerbang AND tersebut dikumpulkan dan disatukan oleh sebuah gerbang logika besar di bagian bawah (U14). Pada skema simulasi ini, penggabungan akhir menggunakan gerbang kombinasi bertingkat yang diakhiri oleh inverter U4:E untuk mengondisikan data keluaran. Melalui struktur ini, rangkaian 74ALS151 mampu menghasilkan dua jenis output secara bersamaan, yaitu output non-inverting dan output inverting pada ujung terminalnya. Dengan demikian, prinsip kerja utama dari rangkaian ini adalah memanfaatkan kombinasi tiga bit selektor dan satu pin kontrol Enable untuk menyaring delapan jalur data masukan secara efisien, menjadikannya solusi optimal dalam penghematan jalur bus data dan perancangan fungsi logika kombinasional.

    b) Rangkaian simulasi [kembali]




6. Link Download[Kembali]

Comments

Post a Comment