FIG 7.25 - Synchronous counter using D flip-flops.
Counter sinkron merupakan rangkaian logika sekuensial yang digunakan untuk menghitung pulsa clock secara teratur dengan seluruh flip-flop bekerja secara bersamaan menggunakan satu sumber clock yang sama. Pada rangkaian ini digunakan D flip-flop sebagai elemen penyimpan data yang mampu mengubah keadaan keluaran sesuai logika masukan pada setiap tepi clock.
Penggunaan counter sinkron memiliki kelebihan berupa kecepatan kerja yang lebih baik dan keterlambatan propagasi yang lebih kecil dibanding counter asinkron. Analisis rangkaian counter sinkron penting dipelajari dalam sistem digital karena banyak diterapkan pada pencacah digital, pembagi frekuensi, pengendali urutan proses, dan sistem komputer digital.
- Untuk menyelesaikan tugas sistem digital yang diberikan oleh Bapak Dr. Darwison, M.T.
- Menyelesaikan tugas soal yang diberikan dan mensimulasikannya dalam software proteus.
- Mengetahui bentuk rangkaian dan mensimulasikan pengaplikasian dari tugas soal pada software proteus.
Alat :
1. Pengertian Counter Sinkron
Counter (pencacah) adalah rangkaian logika digital yang digunakan untuk menghitung jumlah pulsa clock yang masuk. Counter bekerja dengan menaikkan atau menurunkan nilai biner secara berurutan berdasarkan sinyal clock.
Counter sinkron berarti semua flip-flop pada rangkaian dikendalikan oleh sinyal clock yang sama secara bersamaan, sehingga semua bit berubah secara serempak. Hal ini berbeda dengan counter asinkron, di mana output dari satu flip-flop digunakan sebagai clock untuk flip-flop berikutnya, menyebabkan keterlambatan propagasi (propagation delay).
2. D Flip-Flop dan Fungsinya dalam Counter
Flip-flop D (Data atau Delay Flip-Flop) adalah elemen dasar dalam memori sekuensial yang digunakan untuk menyimpan satu bit data. Karakteristik utama dari flip-flop D adalah:
Artinya, pada setiap tepi naik (atau turun) dari sinyal clock, nilai input D akan disimpan dan dikeluarkan pada output Q.
Dalam counter, flip-flop digunakan untuk menyimpan setiap bit dari hasil hitungan. Dalam rangkaian ini digunakan 3 buah D flip-flop, yang masing-masing menyimpan bit A (LSB), B, dan C (MSB).
3. Struktur Counter Sinkron 3-Bit
Dalam gambar, tiga buah flip-flop D membentuk counter 3-bit. Setiap flip-flop diberi masukan logika tersendiri yang bergantung pada keadaan dari flip-flop lain. Hal ini bertujuan agar output mengikuti urutan biner dari 000 sampai 111 secara sinkron (naik satu per satu), dan kembali ke 000 setelah mencapai 111 (MOD-8 atau counter modulus 8).
Rangkaian ini memiliki tiga masukan logika untuk input D dari flip-flop C, B, dan A (DC, DB, DA), yang ditentukan dari ekspresi Boolean.
4. Ekspresi Logika Input D
Counter (pencacah) adalah rangkaian logika digital yang digunakan untuk menghitung jumlah pulsa clock yang masuk. Counter bekerja dengan menaikkan atau menurunkan nilai biner secara berurutan berdasarkan sinyal clock.
Counter sinkron berarti semua flip-flop pada rangkaian dikendalikan oleh sinyal clock yang sama secara bersamaan, sehingga semua bit berubah secara serempak. Hal ini berbeda dengan counter asinkron, di mana output dari satu flip-flop digunakan sebagai clock untuk flip-flop berikutnya, menyebabkan keterlambatan propagasi (propagation delay).
Flip-flop D (Data atau Delay Flip-Flop) adalah elemen dasar dalam memori sekuensial yang digunakan untuk menyimpan satu bit data. Karakteristik utama dari flip-flop D adalah:
Artinya, pada setiap tepi naik (atau turun) dari sinyal clock, nilai input D akan disimpan dan dikeluarkan pada output Q.
Dalam counter, flip-flop digunakan untuk menyimpan setiap bit dari hasil hitungan. Dalam rangkaian ini digunakan 3 buah D flip-flop, yang masing-masing menyimpan bit A (LSB), B, dan C (MSB).
Dalam gambar, tiga buah flip-flop D membentuk counter 3-bit. Setiap flip-flop diberi masukan logika tersendiri yang bergantung pada keadaan dari flip-flop lain. Hal ini bertujuan agar output mengikuti urutan biner dari 000 sampai 111 secara sinkron (naik satu per satu), dan kembali ke 000 setelah mencapai 111 (MOD-8 atau counter modulus 8).
Rangkaian ini memiliki tiga masukan logika untuk input D dari flip-flop C, B, dan A (DC, DB, DA), yang ditentukan dari ekspresi Boolean.
Berdasarkan analisis dari perubahan keadaan (Present State ke Next State), diturunkan ekspresi logika sebagai berikut:
DA: Flip-flop A berubah logika setiap pulsa clock, jadi nilai inputnya adalah kebalikan dari A saat ini (inverter).
DB: Flip-flop B berubah hanya jika A = 1, maka fungsi logikanya adalah eksklusif-OR antara A dan B.
DC: Flip-flop C berubah hanya jika B dan A dalam keadaan tertentu. Maka digunakan kombinasi logika dan eksklusif-OR antara C dan hasil AND dari B dan A.
5. TABEL KEBENARAN
- Download Simulasi Rangkaian klik disini
- Download Datasheet Encoder 74LS147 klik disini
- Download Datasheet Decoder 4511 klik disini
- Download Datasheet Gerbang NOT klik disini
- Download Datasheet 7 Segment klik disini

.png)

.png)
%20(1).png)
.png)
.png)



Comments
Post a Comment